(5)

Japanese Patent Laid-open No. HEI 3-92220 A

Publication date: April 17, 1991

Applicant : Sedomu Kabushiki Kaisha

Title: Wire Cut Electric Discharge Machining Power Supply

5

15

20

Figs. 4 are examples of voltage and current waveforms in the embodiment.

In Figs. 4, a reference numeral (I) represents the waveform of the gap voltage vg, reference numerals (II), (III), and (IV) represent on/off states of T<sub>S</sub>,

T<sub>H</sub>, and T<sub>L</sub>, respectively, and a reference numeral (V) represents the waveform of the gap current ig.

As described above, with reference to Fig. 3, the voltage  $E_S$  is first applied with the auxiliary power supply, and the energy supply mode with the main power supply is changed depending on whether the gap voltage vg is not lower than the voltage  $E_T$  immediately after the voltage drop.

For example, like the stages A and C in Fig. 4(I), when the gap voltage vg under discharge is not lower than the voltage  $E_T$  immediately after the gap voltage vg drops from the voltage  $E_S$ ,  $T_H$  is turned on in the period corresponding to the count value  $C_3$ . Like the stage B in Fig. 4(I), when the gap voltage vg is lower than the voltage  $E_T$ ,  $T_L$  is turned on in the period corresponding to the count value  $C_2$  that is set to be larger than the count value  $C_3$ .

Fig. 4

25 Stage A Stage B Stage C

On Off

E<sub>H</sub> apply On E<sub>H</sub> Apply

E<sub>L</sub> apply On

Examples of Voltage and Current Waveforms in the Embodiment

19日本国特許庁(JP)

① 特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

平3-92220

®Int.Cl.⁵

識別配号

庁内整理番号

**3**公開 平成3年(1991)4月17日

B 23 H

7/04 1/02 Z C 8813-3C 7908-3C

審査請求 未請求 請求項の数 1 (全6頁)

会発明の名称

ワイヤカツト放電加工電源

②特 願 平1-227001

②出 願 平1(1989)9月1日

@発明者 二村

昭二

神奈川県川崎市幸区下平間283番地 株式会社放電精密加

工研究所内

@発 明 者

栗 原

正模

神奈川県横浜市緑区川和町246番地 ゼドム株式会社内

勿出 願 人 ゼドム株式会社

神奈川県横浜市緑区川和町246番地

邳代 理 人 弁理士 森 田 寛 外 2名

明 相 睿

## 1. 発明の名称

ワイヤカット放電加工電源

#### 2. 特許請求の範囲

被加工体(20)とワイヤ(10)との間のギャップに 放電パルスを発生せしめて被加工体(20)の加工 を行なうワイヤカット放電加工電源において、

比較的高いベルス電圧を印加するための高圧主 電源 (60) と。

比較的低く幅の広いパルス電圧を印加するため の低圧主電源 (70) と、

上記两主電源 (60,70) に比べ低い電圧を印加するための副電源 (50) と,

ギャップの電圧を検出する電圧検出回路(30) と

上記3電源 (50,60,70) の夫々の印加タイミングを制御する電源制御回路 (40) とを備え、

上記電源制御回路 (40) は、副電源 (50) によ

る電圧印加により放電を開始させ、放電が開始した後のギャップ電圧に関する情報を上記電圧検出 回路 (30) から受け取り、当該放電開始後のギャップ電圧値があらかじめ設定した範囲内である時には、高圧主電源 (60) によってベルス電圧を印加し、当該放電開始後のギャップ電圧値があらかじめ設定した範囲内でない時には、低圧主電源 (70) によって、上記高圧主電源 (60) によるバルス電圧より広いベルス福をもつベルス電圧を印加するようにした

ことを特徴とするワイヤカット放電加工電源。

## 3. 発明の詳細な説明

## 〔概要〕

被加工体とワイヤとの間のギャップに放電パルスを発生せしめて被加工体の加工を行なうワイヤカット放電加工は滅に関し.

・平均加工電圧を高くし、加工速度を速くすることを目的とし。

期電源による電圧印加によって放電が開始した

後のギャップ電圧値が正常であると思われる範囲 内である時には、比較的高く幅の狭い主電波パルス電圧をギャップに印加し、当該放電開始後のギャップ電圧値が正常であると思われる範囲内でない時には、比較的低く幅の広い主電源パルス電圧をギャップに印加するように構成する。

# 〔産業上の利用分野〕

本発明は、被加工体とワイヤとの間のギャップ に放電パルスを発生せしめて被加工体の加工を行 なうワイヤカット放電加工電源に関する。放電加 工においては、放電の状況により、主電源からパ ルス電圧を印加する機様を制御するようにするこ とが望まれる。

#### 【従来の技術】

放電加工電源において、これに並列に創電液を 用意して、副電源によって被加工体とワイヤとの 間のギャップに電圧印加を行なった結果起る放電 の状況に従い、主電源から電流パルスを投入する

はトランジスタT\* のオンまたはオフの様子。 (N)はギャップを渡れる電流を示している。

ゲート制御回路42がトランジスタT。をオン させると、ギャップに電圧と、が印加される。こ の間にもギャップ間隔は徐々に近づける方向に朝 御を受けており、放電が開始するとギャップ電圧 が降下する。降下後の電圧を電圧検出回路30に よって測定し、その電圧が、あらかじめ設定した 値よりも高い時には信号aを、低い時には信号b を,ゲート制御回路42へ送る。ゲート制御回路 4 2 は、電圧降下に対応していわば直ちにトラン ジスタTm をオンさせるが、電圧検出回路30か ら受け取った信号が信号aである時には、放電の 状態が比較的良好であると判断して、例えば第6 図(耳)図示量初に示されているように、トラン ジズタTェ がオンする時の当該トランジスタTェ の1回分のオンする時間を比較的長くする。一方、 受け取った信号が信号bである時には、放電の状 胤が比較的良くなく,短絡が発生しやすいと判断 して、例えば第6図(皿)図示の第4屆目に示さ

ことが提案され効果が認められている。

しかし、ワイヤカット加工の場合、電傷が非常に頼い線電極であってかつ当該線電極を支持する上下のガイドの間隔が大である。したがって、当該細い線電極が被加工体と対向する形で放電が生じるために、放電のエネルギーによって、線電極が相当程度後方へ押されることになる。そして放電がやむと元の位置に戻る。即ち、線電極がガイドを支点とする多モード弦振動を結果的に受けることとなる。

第5図は従来の構成図、第6図は従来の電圧・ 電流波形を表している。

第5図において、10はワイヤ電極、20は被加工体、30はワイヤ電極10と被加工体20との間のギャップ電圧を検出する電圧検出国路、42はゲート制御関路、Tn およびTn はトランジスタ、En は主電源電圧、En は副電源電圧を示しており、En はEn より小さい値である。第6図において、([) はギャップ電圧波形、(1) はドランジスタTn のオンまたはオフの様子、(11)

れているように、トランジスタT m がオンする時の当該トランジスタT m の 1 回分のオンする時間を比較的短くするように制御する。

# (発明が解決しようとする課題)

ク放電になる危険性があり、当該より高い加工電 圧で加工することをあきらめ、アーク放電になら ない程度の高さの加工電圧で加工することとなら ざるを得ない。

本発明は、平均ギャップ電圧をより高くとりか つ加工速度を速くすることを目的としている。

#### 〔課題を解決するための手段〕

第1図は本発明の原理構成図を表している。

図中、10はワイヤ電極、20は被加工体、 30は電圧検出回路、40は電源制御回路、50 は副電源、60は高圧主電源、70は低圧主電源 を示す。

電源50,60および70はギャップに対して並列に接続されており、失々の電源のオン、オフは電源制御回路40によって制御される。また、夫々の電源は定電圧源であり、電圧は大きい方から高圧主電源60。低圧主電源70、副電源50の順である。

電圧検出回路30は、ワイヤ電極10と被加工

体20との間のギャップ電圧を測定し、副電源

50による電圧がギャップに印加された後に放散

が開始してギャップ電圧が急激に下がった時には、

それを知らせる信号を電源制御回路40に送り、

電圧が急激に下がった際の電圧があらかじめ設定

した値に比べ高いか低いかを知らせる信号を電源

更に含えば、電源制御回路40は、まず、副電

親御回路40に送る。

低圧主電源70のオン時間は、高圧主電源60 のオン時間よりも長く設定されている。

して任意に設定した時間経過後にオフする。

定値に比べて低い時には、低圧主電源70をオン

#### (作用)

まず、副電源50によって比較的低い電圧をギャップに印加すると、放電が開始する。この放電中のギャップ電圧を電圧検出国路30により測定し、放電中のギャップ電圧があらかじめ設定した範囲内にある場合には放電の状況が良好なものであると判断して、高圧主電源60によっていわば短い幅の高いパルス電圧を印加する。また、放電中のギャップ電圧があらかじめ設定した範囲内にない場合には放電の状況が良好なものでなくギャップ間の短絡が発生しやすいと判断して、低圧主電源70によってパルス幅の広い低いパルス電圧を印加する。

低圧主電源70によるパルス電圧のパルス幅は、 高圧主電源60によるパルス電圧のパルス幅に比 べて長く設定されているので、夫々の主電源60 または70によって供給される1回当りのエネル ギーは同程度であり、主電源60または70によ る放電エネルギーによって線電極が後方へ押され る量は同程度であるようにされている。

# 〔実施例〕

第2図は本発明の実施例を表している。

図において、10はワイヤ電極、20は被加工体、30はワイヤ電極10と被加工体20との間のギャップ電圧を測定する電圧検出回路、41はゲート制御回路、Tェ、T、はトランジスタ、ヒェは高圧主電源電圧、B、は低圧主電源電圧、B」は開電源電圧を示している。

上記電圧検出回路30は、ギャップ電圧が電圧 E:から急減に下がって放電が開始した時に、電 圧降下を知らせる信号を上記ゲート制御回路41 に送り、放電時のギャップ電圧値があらかじめ設 定された正常な範囲内、ここではE・以上にある か否かをゲート制御回路41へ知らせる。

電圧 Bm. B., B. は高い方から頃に Bm. B., B., B. である。

第3図は、ゲート制御回路の処理フローを表し ている。

処理①において、トランジスタで、がオンされると、ギャップには世圧と、が印加される。

処理②においてギャップ電圧 v s が電圧 B 。 より降下した信号を電圧検出回路 3 0 から受け取った時、処理③において、カウントをスタートして、処理④においてカウント値があらかじめ設定した値で、になるまで待つ。この間に電圧検出回路 3 0 より放電中のギャップ電圧 v s があらかじめ

処理⑤において、上記放電中のギャップ電圧 v s が正常である場合には、処理⑥へ進み、異常 である場合には処理⑩へ進む。

設定した範囲内にあるか否かの情報を受け取る。


処理®ないし®において、トランジスタT』をオンして、電圧B』によって放電エネルギーを供給し、カウント値があらかじめ設定された値C。になった時に、トランジスタT』およびT』をオフする。

処理のないしのにおいて、トランジスタT」を オンして電圧B」によって放電エネルギーを供給 し、カウント値があらかじめ設定された値C』に なった時に、トランジスタT』およびT』をオフ する。

Bのように B・未満である場合には T」を上記カウント値 C・よりも大きく設定されたカウント値
C・に対応する時間オンするようにされている。

#### (発明の効果)

本発明によれば、放電の状況が悪化した時には、 放電が正常である時に比べ主電源によって印加するパルス電圧を低くし、そのパルス観を広く何向とないれる観を広くできるになって、ギャップ間格が生じる傾の後方なることの発生を防ぐとともにワイヤ電極ができる。 におって、ギャップ間をはなかできる。 におって、ギャップ間をはなかできる。 におって、ギャップで短格が生じるができる。 におって、ギャップで短径ができる。 に押される量を正常時と同等に維持することができる。 十分に高いパルス電圧を印加することができる。 かつ平均加工速度を大にすることができる。 とが正常にはなり、かつ平均加工速度を大にすることができる。



処理のおよびのにおいてカウントを実行し、カウント値が値 C . に達したら処理のへ戻る (いわゆる休止期間を与える)

第4図は実施例における電圧・電流波形例である。

図において、(1) はギャップ電圧 V S の放形。 ( II ), (II ) および (IV ) はそれぞれ T I . T I および T I のオン、オフの様子、 (V ) はギャップ 電流 I I S の波形を示している。

上記、第3図をもとに説明した如く、まず剛電源によって電圧B。を印加して、電圧降下直後のギャップ電圧vgがE、以上であるか否かによって、主電源によるエネルギー供給の態様を変えるようにしている。


例えば、第4図(I)のステージAおよびCのように、ギャップ電圧vgが電圧Egから降下した直後の放電中のギャップ電圧vgが、Ev以上である場合にはTuを上記カウント値C。に対応する時間オンする。また第4図(I)のステージ

# 4. 図面の簡単な説明

第1図は本発明の原理構成図、第2図は本発明の実施例、第3図はゲート制御国路の処理フロー、 第4図は実施例における電圧・電流波形例、第5 図は従来の構成図、第6図は従来の電圧・電流波 形を表している。

図中、10はワイヤ電腦、20は被加工体、30は電圧検出回路、40は電波制御回路、50は開電源、60は再圧主電源、70は低圧主電源を示す。

特許出題人 ゼ ド ム 株 式 会 社 代 理 人 弁理士 森 田 寛(外2名)



本発明の原理構成図 第 1 図 スタート カウント Ts, オン カウント姓(4) (I) Vg Yes カウント (II) Ts カウント値 C1? 異常電圧? (田) TH Ť#, オン TL. オン (IV) TL カクント カワント

ゲート制御回路の処理フロー 第 3 図

(3) Ts, TL, #7

カウントほな?

